英特爾計劃量產(chǎn)的下一代 Meteor Lake 處理器，將首次體現(xiàn)該公司的 IDM 2.0 制造戰(zhàn)略 —— 構建具有多個邏輯塊的處理器，并借助 Foveros 先進封裝工藝和一個基礎塊（本質(zhì)上算是一個中介層）互連。芯片中的每一塊“瓦片”（Tile），都可選用其最適合的制程工藝，以兼顧性能功能和制造成本。

舉個例子，盡管 iGPU 與 SIMD 組件需要在更先進的低功耗節(jié)點上制造，但配套的顯示控制器和媒體引擎等組件可以降級采用相對更成熟的次一級制程。

與此同時，日本科技媒體 PC Watch 在英特爾 Hot Chips 34 預熱活動后指出，“Meteor Lake”的片上系統(tǒng)（SoC）中，絕大多數(shù)邏輯裸片都是交由臺積電代工的。

首先，Meteor Lake 的 MCM 多芯片，是由 CPU、圖形、SoC 和 I/O 這四個邏輯塊組成的。

它們位于同一個基于 22nm HKMG 工藝節(jié)點制造的“基礎塊”（Base Tile）上，有助于極端致密的邏輯塊微觀布線。

這一塊未引入任何邏輯組件，僅用于各塊之間的互連。

相比之下，CPU 塊采用了該公司最為先進的 Intel 4（7nm EUV）工藝節(jié)點。

英特爾宣稱 Intel 4 工藝可媲美臺積電 N5 甚至更好，但更大的理由是希望將最主要的 CPU 內(nèi)核部分的制造業(yè)務掌握在自家晶圓廠手上。

據(jù)悉，CPU 塊包含了 CPU 內(nèi)核、末級緩存、以及 Foveros 界面。

其次是第二重要的圖形塊，其包含了一個基于 Xe-LPG 圖形架構的核顯。

作為 Xe-LP 的迭代版本，LPG 具備了實時光追功能，但英特爾為它選擇了臺積電 N5（5nm EUV）制程工藝。

當然并非所有 iGPU 組件都被放在了該圖塊上，比如顯示引擎就可以放置于 I/O 塊上。

至于占更大面積的 SoC 塊，其采用了臺積電 N6（6nm）工藝節(jié)點，包含了內(nèi)存控制器、PCIe root-complex、各種封裝設備的控制器、以及 SerDes 串行-解串器。

最后，I/O 塊的占地面積最小，因為它本質(zhì)上是 SoC die 的擴展。其采用了臺積電 N6 工藝節(jié)點，輔以各種 I/O 的物理層（PHY）組件。

（舉報）