AdoredTV泄露了一份AMD EPYC霄龍?zhí)幚砥鞯穆肪€圖，其中有官宣過的，有曝料過的，還有從未見過的。

AMD霄龍已經(jīng)發(fā)展了三代產(chǎn)品，都是統(tǒng)一的SP3封裝接口，而接下來的新接口不僅僅是曝料過多次的SP5，還會同步增加一個SP6，Zen4架構(gòu)、Zen5架構(gòu)都是如此。

Zen4架構(gòu)、SP5接口的有兩個系列產(chǎn)品：

一是Genoa”(熱那亞)，最多96個Zen4核心、192個線程，功耗范圍200-400W。

二是Bergamo”(貝加莫)，最多128個Zen4c核心、256個線程，功耗范圍320-400W。

它們都支持單路、雙路配置，12通道DDR5內(nèi)存，160條PCIe 5.0總線，12條PCIe 3.0總線，64條CXL v1.1+高速互連總線。

事實上，Genoa還有個衍生版本Genoa-X”，類似現(xiàn)在的Milan-X，同樣加入3D V-Cache堆疊緩存。

不過至今，我們?nèi)匀徊淮_定Zen4、Zen4c的具體區(qū)別，可能后者更多針對云計算(cloud)而優(yōu)化。

Zen4架構(gòu)、SP6接口的產(chǎn)品沒有明確代號，區(qū)別在于僅支持單路配置，相對于SP5來說計算密度、能效更高，并針對邊緣計算、電信基礎(chǔ)設(shè)施而優(yōu)化。

它最多32個Zen4核心或者64個Zen4c核心，功耗范圍降至70-225W，同時精簡為6通道DDR5、96條PCIe 5.0、8條PCIe 3.0、48條CXL 1.1+，也就是砍掉三分之一到一半的規(guī)格。

Zen5架構(gòu)的產(chǎn)品代號Turin”(都靈)，同樣有SP5、SP6兩種接口版本，但暫時不清楚具體規(guī)格，預(yù)計會有最多256核心512線程、12通道DDR5-6000。

再往后一代產(chǎn)品代號Venice”(威尼斯)，按理說會用上Zen6架構(gòu)，但不知道工藝是繼續(xù)5nm，還是升級3nm？

（舉報）